PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-210085

(43)Date of publication of application: 20.08.1993

(51)Int.CI. 602F 1/133 6096 3/20 6096 3/36


 (21)Application number : 04-040271
 (71)Applicant : CANON INC

 (22)Date of filing :
 30.01.1992
 (72)Inventor : YUKI OSAMU

(54) DISPLAY CONTROLLER

(57)Abstract:

PURPOSE: To provide the display controller which can make flickerless display with high fineness without changing the constitution of the electrodes, etc., of a liquid crystal display device even if the display speed in the high-fineness display of the display device is not sufficient for the flickerless display in no- interlace plotting. CONSTITUTION: The display controller 50 has a VRAM and a partial rewriting display control section. If a WS (host computer) 1 partially rewrites, with the no-interlace, the image data stored in the VRAM for the events to be plotted at a high speed in order to prevent the fluctuation in the display in the moving picture display, the partial rewriting display control section adds the data indicating the display position of the rewritten part to the image data of the part rewritten by the WS 1 and a synchronizing signal and supplies the data and the signal to the liquid crystal display device 3 in the timing synchronized with the display to a CRT.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(川)特許出東公開番号 特開平5-210085

(43)公開日 平成5年(1993)8月20日

(51)Int.CL5		識別記号	庁内整理番号	F I	技術表示箇所
G02F	1/133	505	7820-2K		
G 0 9 G	3/20	Z	8621-5G		
	3/36		7319-5G		

審査請求 未請求 請求項の数2(全 15 頁)


(21)出期番号	特艱平4−40271	(71)出版人 000001007 キャノン株式会社
(22)出戰日	平成 4 年(1992) 1 月30日	原京都大田区下丸子3丁目30番2号 (72)発明者 結城 修 東京都大田区下丸子3丁目30番2号 キャ
		ノン株式会社内 (74)代理人 弁理士 複郷 敏彦

(54) 【発明の名称 】 表示制御装置

(57)【要約】

【目的】 液晶表示装置の歯精細表示での表示速度が、 ノーインターレース基面配とおいてフリッカレス表示に十 かでない場合であっても、表示装置の電話等の構成を変 えることなく、 歯精細でフリッカレス表示を行い得る表 示訓訓禁煙を提供する。

【構成】 本表示制御総要50は、VRAM、部分書を 替え表示制御部を具備する。WS(ホスト・コンピュー タ)1が、動画表示における表示の深らけを防ため、 高速で福囲される事象に対し、VRAMに記憶した回像 データのうち 部分的にノーインターレースで書き替え ると、部分書を触え表示制御帖は、WS1が書き替えた 部分の回像データ及び同期信号に、その書き替えた部分 の表示位産を示すデータを打加し、CRTへの表示と同 朝したタイミングで放晶表示必量の3に供給する。



(2)

特闘平5-210085

【特許請求の顧用】

【論求項 】】 ホスト・コンピュータから出力された厠 像データをビデオ・メモリに記憶すると共に、その画像 データをラスタ走査方式で液晶表示装置に表示する表示 制御装置において、前記ビデオ・メモリに記憶した画像 データのうち、前記ホスト・コンピュータがノーインタ ーレースで書き替えた部分の画像データ及び同期信号

1

に、その書き替えた部分の表示位置を示すデータを付加 し、冷陰極管表示装置への表示と同期したタイミングで 前記液晶表示装置に供給する部分書き替え表示副御部を 10 トウェア・ドライバを必要としていた。 有することを特徴とする表示制御装置。

【請求項2】 前記表示位置を示すデータ、画像データ 及び同期信号が冷陰福管表示装置の有効表示領域の描画 期間及び垂直プランク期間中に前記者品表示禁層に供給 可能である請求項1記載の表示制御禁管。

【発明の詳細な説明】

[00001]

【産業上の利用分野】本発明は、液晶表示装置用の表示 制御装置に関する。

[0002]

【従来の技術】従来からパーソナル・コンピュータ (以 下「PC」と省略する。) やワーク・ステーション (以) 下「WS」と省略する。) に適用される表示装置として は、冷陰極質表示装置(以下「CRT」と省略する。) が一般に用いられてきた。また、人間工学に基づき視覚 による理解を向上させるためウインド機能等のグラフィ ック機能の拡充を図り、その実現に高解像度、大画面が 必要とされてきている。

【0003】一方、その構成からくる軽量、薄型の優位 性によりTN (Twisted Nematic), STN (Super Tw 30) isted Newatic) 構造等の遊鼎表示装置が、近年、ラッ プトップ型PC等に用いられるようになってきている。 また。このTN及びSTN構造等の液晶表示装置は、高 解像度にするために走査線数を増加した場合に、表示コ ントラストのマージンを確保するために急峻な電気光学 特性を有する液晶材料が必要となる。その液晶表示装置 の液晶材料としては、双安定性を有する碗舗電性液晶が 知られている。

【0004】また、現在知られている強誘電性液晶は、 その温度特性により動作温度が低い場合に、高譜細表示 40 ュータが、動画表示における表示のばらけを防ぐため。 で十分な表示速度を待たないためにフリッカを生する が、そのフリッカを防ぐため、高次のインターレース (以下「マルチ・インターレース」という。) で範囲を 行う方法が知られている。

【0005】また、このマルチ・インターレース循画 は、動画表示する場合に、ポインテング・デバイス、ポ ップ・アップ・メニュー及びスクロール等の表示の際 に、ばらけが起こり表示品位を損なうため、その表示の ばらけを防ぐため、高速で猫回される事象に対し、回面

れている。

【0006】しかしながら、この部分書き替えの手法 は、液晶表示装置専用のハードウェア及びソフトウェア を用いて突現するものであった。このため、従来、液晶 表示装置用の表示制御装置は、ホスト・コンピューター のマザー・ボード上又は紅張スロットに装着され ホス ト・コンピューターの中央海算装置(以下「CPU」と 省略する。)のアドレス・バス、データ・バス及び制御 信号ラインに直結され、液晶表示装置専用の独自のソフ

[0007]

【発明が解決しようとする課題】上述したように、従来 の液晶表示装置用の表示制御装置は、独自のソフトウェ ア・ドライバを要するという問題があった。

【0008】そとで本発明は、上記事情に鑑みてなされ たものであり、液晶表示装置の高精細表示での表示速度 が ノーインターレース値画においてフリッカレス表示 に十分でない場合であっても、表示装置の電極等の構成 を変えることなく、高精細でフリッカレス表示を行い得 20 る表示制御装置を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するため に請求項 1 記載の発明は、ホスト・コンピュータから出 力された画像データをビデオ・メモリに記憶すると共 に、その画像データをラスタ走査方式で液晶表示装置に 表示する表示副御装置において、前記ビデオ・メモリに 記憶した画像データのうち、前記ホスト・コンピュータ がノーインターレースで書き替えた部分の画像データ及 び同期信号に、その書き替えた部分の表示位置を示すデ ータを付加し、冷隆模質表示装置への表示と同期したタ イミングで前記液晶表示装置に供給する部分書き替え表 示制御部を有することを特徴とするものである。

【0010】また、請求項2記載の発明は、請求項1記 戴の発明において、前記表示位置を示すデータ、画像デ ータ及び間期信号が冷陰極管表示装置の有効表示領域の 描画期間及び垂直プランク期間中に前記液温表示装置に 供給可能なものである。

[0011]

【作用】請求項1記載の発明によれば、ホスト・コンピ 高速で描画される事象に対しビデオ・メモリに記憶した 画像データを部分的にノーインターレースで書き替える と、部分書き替え表示制御部は、ホスト・コンピュータ が書き替えた部分の画像データ及び同期信号に その書 き替えた部分の表示位置を示すデータを付加し、冷降極 管表示装置への表示と同期したタイミングで液晶表示装 置に供給する。とれにより 液晶表示装置の高精細表示 での表示速度が、ノーインターレース指回においてフリ ッカレス表示に十分でない場合であっても、表示装置の 表示を行い得る。

【0012】請求項2記載の発明によれば、書き替えた 部分の表示位置を示すデータ、画像データ及び同期信号 を冷除権管表示装置の有効表示領域の指面期間及び季直 ブランク期間中に液晶表示装置に供給し得るので、液晶 表示装置において円滑な猫面を行うことが可能となる。 100131

【実籍例】以下、本発明の実施例を図面を参照して詳述

()の適用例を示す表示システムの一構成図である。同図 に示す表示システムは、ホスト・コンピュータとしての ワークステーション(以下「WS」と省略する。)1に バス・インターフェース2を介して表示制御装置50が 接続され、この表示制御装置50に液晶表示装置3が接 続されている。

【0015】前記WS1は、拡張スロットを備え、WS

1内のCPU(中央処理装置)からアドレス情報、画像 データ及び制御信号をバス・インターフェース2に供給 するものである.

【0016】前記パス・インターフェース2は、WS1 と後述する表示制御装置5 O内のCRTC (GSP) 5 8とのインターフェースとして従来から用いられている デコーダ及びデータ・トランシーバ等から構成されてい

【0017】図4は前記液晶表示装置3の構成図であ 【0014】図1は本発明の一実施例の表示制御終置5 19 る。また、同図中(E)は、後述する図2中の(E)に 接続されることを示している。同図中の各記号は、表1 に示すように 表示制御装置50と液晶表示装置3の販 動コントローラ90 (後述) とを接続する信号線の名称 を示すものであり、その機能は同窓に示す通りである。 (以下余白)

[0018]

【表1】

(4)

特闘平5-210085

紀号	名称	####
PGOOD	パワー・オン	+5V51>
FCLK	画像データ転送クロック	西礫データ転送クロック(モードにより変化)
PESYNC	水平両期信号	スキュー後の水平同期記号
PVSYNC	建 值简期指号	スキュー後の強直両期間号
FDISP	コンポジット・ブランク	スキュー後のコンポジット・ブランク信号
SIN	受信データ	通信データ受信
SOUT	送信データ	通信データ送信
BUSY	外部水平间期信号间期	部分會多替文時間期信号
AH/DL	アドレス/データ識別	部分者を著え時アドレスとデータの識別
PH/RL	リフレッシュ/部分書き替え	リフシッシュと部分書き替えのステータス
CREP	強制リフシッシェ信号	食論理のPLC強制リフレッシュ信号
PINT	コントローラの割り込み信号	コントローラ側からのアクノレッジ記号
GINT	グラフィックの割り込み信号	グラフィック基板側からの割り込み信号
PD0-15	アドレス/データ線	① リフレッシュ時->16ピット・データ
		② 部分養き替え時ー>16ビット・データ
		AH/DL (H1) ->7 FV2
		AH/DL (LOW) ->#-9
CBOD	強制ポーダ信号	負値理の強制ポーダ信号
GRST	グラフィック・リセット	グラフィック・アダプタのリセット
PRST	コントローラ・リセット	ディスプレイ・コントローラのリセット
GND	グランド	コモン・グランド

図4に示す液晶表示装置3は、駆動コントローラ90、 温度センサ113、コモン・ドライバ110、セグメン ト・ドライバ111.112, 電源コントローラ100 40 である温度情報を駆動コントローラ90へ供給するもの 及び表示器130を具備している。

5

【0019】駆動コントローラ90は、1024×51 20ドットに対応できるように構成されており、棒14 0. コモン・ドライバ110及びセグメント・ドライバ 111, 112の駆動を行うものである。また 駆動コ ントローラ90は、温度センサ113からの温度情報に よりCRTと同一タイミングで供給されるデジタル画像 データをマルチ・インターレースの鉛画のために間引い た後、コモン・ドライバ110及びセグメント・ドライ

【0020】温度センサ113は、表示器130の適切 な位置に設けられ、強誘電性液晶の駆動では非常に重要 である。

【0021】表示器130は、双安定性を有する強調器 性液晶からなり、2枚の走査線取り出し電極に接続され たITO等の適明電極を設けたガラス板の間に双安定状 感を有する強誘電性の液晶を封入し、 個光板をクロスニ コルに配置してある。回素は、定査領電攝1024本及 び情報線電極2560本の1024×2560ドットで 機成されている。また、表示器130の画素は、コモン ・ドライバ110及びセグメント・ドライバ111.1

れ 「明」状態又は「暗」状態で表示されるようになっている。

【0022】電源コントローラ100は、駆動コントローラ90より設定される信号に基づき、入力電源を連切 で変圧してコモン・ドライバ110及びセグメント・ドライバ11、112に供給するものである。

7

【0023】セグメント・ドライバ111、112及び コモン・ドライバ110は、電源コントローラ100か ら供給された電圧を表示器130の電極へ印加するもの である。

[0024] 前記表示制約装置50は、1024×51 20ドットに付近できるように構成され、液温表示総置 3の表示器130ペコルチ・インテレーレスに高面する 限に、同期信号、クロック信号、表示データ、イネーブ ル信号及び間除データを収易表示装置3の原地コントロ ーラ90ペ供給し、一方、部分書き替える限は、駆列 ントローラ90から表示器130の書き込み速度以下で 水平同期信号に関聘したCRT1Hの整数倍の外部同期 信号が供給され、走後以下レス及び画像データを認動 コントローラ90ペ供給するものである。

[0025] 東にこの表示制御絵鑑50の株成を図2及 図3を参照して総明する。図2及び図3中の行号(A)。 個50の株図図である。図2及び図3中の行号(A)。 (B)、(C)、(D)は、互いにその位置で検続されることを示している。図2及の図3化ですを示削が整理 50は、CRT表示制御を行うCRT表示制御部4位 と、総分音を踏え表示制御を行う部分書き替え表示制御 部60とを展集している。

[0026] 解記CR T表示場開始40は、当該機器50の名部を図9に示す制御手順に従って制御するMPU 57(処理部)と、シリアル・レジスタを具度しWS1からバス・インターフェース2を介して出力された回停・クタを配性するビデオ・メモリとしてのVRAM51と、CBLNK債号、HBLNK債号、HSYNC債号、VSYNC債号を出力するCRTC58と、シリアルデータをビクセルデータに変換するS/P変換回路61と。トライ、ステート82と、2分周回路64と、シリアル・クロック発生器77と、MPU57が実行する図9に示さ制的手順を記憶するメモリROM70とを具備している。

[0027] 期記部分書き替え表示副何部80歳 部分書き蓄え回路52と、SRAM54の第2のレジスタ54 Dに記述する動作が終了したかをチェックするアクセス・アドレス執出回路53と、所定期間に取る1から好 スペースを検付すると共 (図を要用) 第1のレジスタ54 R及の置るのレジスタ54 Dを備え走置アドレス情報を記述するSRAM54 Cの定期間に取るSRAM554と、所定期間にSRAM54 Cのでは、の変しないとなるSRAM54 Cのでは、の定期間になるSRAM54 Cのでは、の定期間になるSRAM54 Cのでは、の定期間になった。

ラメータ算出回路55と、第1のスタック56a及び第 2のスタック56bを備えブロック・ナンバ、スタート・アドレス等のアドレス情報を記憶するアドレス情報と モリとしてのFIFOメモリ56と、クロック発生路5 9と、2分周回路84とを具備している。

【0028】前起離分音を増入回路52は、以下に示す 如くVRAM51から部分書き替えの勘像データを読み 出すようになっている。その読み書き々1ミンだにい て図5及び図6を容服して説明する。図5はCRT表示 19 阿理中の部分書きき替えデータの読み込みをよこグを示 す図 図6はCRT非素示判断中の部分音を替えアータ の器み込みタイミングを示す図である。部分書を替えの 画像データをVRAM51以読み出事が注: 2種類 ある。その動作は、部分書を替え回路52か、部分書を 替えの回像データをVRAM51より読み出ず時のCR TCG8の動作技、部分書を替え回路52か、部分書を 行てG8の動作技・部分で比較される。

【0029】第1の動作は、図5に示すように、CRT 表示で有効表示期間中すなわち垂直ブランク(HBLN K)信号がハイ・レベルの時のVRAM51からの読み

20 出しである。この状態の時、CRTC58は、RAS、 CAS. TRQE, WE及びアドレス・バスを制御し、 HBLNK信号がロー・レベルの間にVRAM51に画 面リフレッシュ用の画像データを読み出す。前記画面リ フレッシュのタイミングは、図5の「CRTCからVR AMへのアクセス」の話述で示されている。HBLNK 信号が、ロー・レベルになったTg後にVRAM51の シリアル・レジスタへの読み出しサイクルが始まってい る。部分書き替えの場合は、前記サイクル完了Ta後に VRAM51内のシリアル・レジスタへ再度読み出しを 行っている。この部分書き替え回路52のVRAM読み 出しタイミングは、図5の「部分書き替え回路からVR AMへのアクセス」の結構で示されている。RAS、C AS、TRQE、WE及びアドレス・バスの制御は、前 記りフレッシュと同等のタイミングで行われる。ADR MPX信号は、アドレス・バスの結束をロウ・アドレス とタップ・ポイントで切り換えるタイミング信号であ る。GI信号は、CRTC58がVRAM51のリフレ ッシュ動作を行うことをベンティングするための信号で ある。以上の副御でCRTC58の通常の画面リフレッ 49 シュの画像データの代わりに、部分書き換えデータを読 み出すことが可能となる。

[9030] 集2の動作は、図6に示すように CRT 表示で非義示期間中すなわち重直プランク信号がロー レベルの時である。この状態の時、CRTC58は、V RAM51の簡単データの駅が出しを行わない。総分書 参替えが、この期間にアクターメの場合は、FBLNK 健号がロー・レベルになったTa後にVRAM51内の シリアル・レンスをの駅が出しサイクルが始まってい 。 総分書きる回路52のVRAMEの出しタイミン

セス」の括弧で示されている。RAS、CAS、TRQ E. WE及びアドレス・バスのタイミングは、有効表示 期間中の部分書き込み用の画像データ読み込み時と同様 である。ADRMPX信号は、アドレス・バスの結構を ロー・アドレスとタップ・ポイントで切り換えるタイミ ング信号である。以上の副御でCRTの場合には、表示 を行わない垂直帰線期間にも表示器 130 へ画像データ を供給することを可能としている。

【0031】また、部分書き替え回路52は、部分書き 替え時に、図7に示す出力フォーマットで画像データを 出力するようになっている。ずなわち、表示器130の 画素構成は2560×1024であり、その画像データ はD0万至D2559で示される。前記データは、16 ピットの走査アドレスA0乃至A15が付加され、16 ビット幅の信号線PD(乃至PD15によって表示制御 装置50から駆動コントローラ90へ供給される。これ ちの信号は、FCLK信号に同期して送出される。ま た。先頭のアドレス・データム()乃至A15の送出に同 期してAH/DLのパルス信号が、駆動コントローラ9 ミングは、CRTのHSYNC信号と同期している。 【0032】次に、前記部分書き替え表示制御部60の 作用を、図8の部分書き替えのタイミングを示す図をも 参照し、図9の制御フローに従って説明する。

【0033】アクセス・ドライバ検出同路53が、WS 1からVRAM51へ更新のあった走査アドレスを検出 (図8参照) し、SRAM54の第2のレジスタ54b に記憶する動作が終了したかチェックする (Sl)。Y ESの場合は次にステップS2へ、NOの場合は後述す るステップS9へ分岐する。

【0034】ステップS2は、以下の手順で実行され る。まずSRAM54は、更新アドレスに1をセットす るフラグ・アクセスを行うことにより 同一アドレスの アクセスは、畳み込まれて記憶される。パラメータ算出 回路55は、2分周回路84のハイ・レベルの期間にな るとSRAM54の第2のレジスタ54bに記憶した走 査アドレス情報を読み込む。次にパラメータ算出回路5 5は、前記走査アドレス情報からプロック・ナンバ、ス タート・アドレス、エンド・アドレス、ライン・サンバ リ56の第2のスタック56bに書き込む。このステッ プS2では、以上の動作が完了したかチェックを行う。 【0035】前記ステップS2で所定の動作が終了する と MPU57が、前記パラメータ算出回路55の算出 したブロック・ナンバをFIFOメモリ56内の第2の スタック56bから読み込む (S3)。次に、MPU5 7が、前記パラメータ算出回路5.5の筆出したブロック ナンバをFIFOメモリ56内の第1のスタック56 aから読み込む (S4)。そして、MPU57が前記ス

ク57a、57bの両ブロック・ナンバを比較すること によりスタック57a,57b内に記憶されたアドレス の数の差を知る(S5)。

【0036】とのステップS5の判定がYESの場合 は、次のステップS6が実行される。その手順は、まず MPU57がPH/RL信号線をハイ・レベルにして駆 助コントローラ90に書き込みを指示する。続いて駆動 コントローラ90は、表示器130の液晶応答速度以下 で水平同期信号に同期したタイミングでBUSY信号線 をロー・レベルにして、走査線アドレス情報及び画像デ ータを表示制御装置50に要求する。部分替え回路52 は、部分書き替えの回像データをVRAM51より読み 出す。この動作は、CRTC58の動作状態により決定 され、CRT表示で有効表示期間中すなわち垂直プラン ク信号が、ハイ・レベルの時と、非表示期間中すなわち **垂直プランク信号がロー・レベルの時で異なる。前記章** 直ブランク信号は、CRTC58から供給されるCBL NK信号から判断される。CRTC58から供給された CBLNK信号の季直プランク期間がハイ・レベルすな ①に供給される。この1ラインの画像データの送出タイ 20 わちCRTの有効表示期間の場合、CRTC58が、C RT表示のため水平プランク期間にVRAM51から1 ライン分の画像データをVRAM51内のシリアル・レ ジスタへ読み出す。この動作が完了した後、部分書き替 え回路52は、トライ・スチート62をディセーブルに し、部分書き替えデータを示すアドレス情報をVRAM 51に供給することにより、VRAM51内のシリアル ・レジスタに新たに画像データを読み出す。CRTC5 8から供給されたCBLNK信号の垂直プランク期間が ロー・レベルの場合は、部分書き替え回路52は、CR 3G TC58から供給されるHBLNK信号に基づき水平非 表示期間中にトライ・ステート62をディセーブルに し、部分書き替えデータを示すアドレス情報をVRAM 51に供給することにより、VRAM51内のシリアル ・レジスタに画像データを読み出す。VRAM5 1内の シリアル・レジスタに読み出された画像データは MP U57から供給される走査線アドレスを先頭にシリアル ・クロック発生器77により8ピクセル(2ピット/ピ クセル) づつ読み出され、駆動コントローラ90に供給 される。以上の動作でSRAM54内の第1のレジスタ 及びトータル・ライン・ナンバを算出し、FIFOメモ 40 54aで検出されたアドレス情報の内容が、表示器13 0へ描画される。

> 【10037】一方、前記ステップS5の判定がNOの場 台は、ステップS7が実行される。その手順は、前記ス テップS6と同様である。異なるのは、その動作により SRAM54内の第2のレジスタ54 bで検出されたア ドレス情報の内容が、表示器130へ描画されることで ある.


【0038】前記SRAM54内のレジスタ54a、5 4 bで検出された全アドレス情報の内容が、表示器13

プS8でNOの場合は、全アドレス情報の内容が表示さ れるまで前記ステップS5、S6、S8又は前記ステッ ブS5、S7、S8のループを繰り返す。全アドレス情 報の内容が、表示器130に表示された後、処理は前記 ステップS1に戻る。

- 【0039】前記ステップS1の条件分岐でチェック結 果が、NOの場合すなわち第2のレジスタ54bのサン プルがまだ終了していない場合は、第1のレジスタ54 aのサンプルが終了したかチェックを行う (S9)。 こ のステップS9の判定結果がNOの場合は再び前記ステ 10 ップS1に戻り、YESの場合は次のステップS10の 処理を行う。
- 【0040】とのステップS10の処理は、前記ステッ プS6と同様の手順で実行される。このステップS10 の動作によりSRAM54内の第2のレジスタ54bで 検出されたアドレス情報の内容が、表示器130へ描画 される。
- 【0041】SRAM54内の第1のレジスタ54aで 検出された全アドレス情報の内容が表示器130へ指面 されかたチェックされる(S11)。このステップS1 20 た部分の表示位置を示すデータを付加し、冷陰极管表示 1でNOの場合は、全アドレス情報の内容が表示される まで前記ステップS10、S11のループを繰り返す。 全アドレス情報の内容が表示器130に表示された後、 処理は前記ステップS1に戻る。
- 【①042】強制リフレッシュの例外処理として駆動コ ントローラ90からCREF信号がMPU57に供給さ れる。この信号は、表示器130に部分書き込みが続い た場合に、アクセスされない走査ラインのコントラスト が上がるため、強制的にマルチ・インターレースで画面 リフレッシュを行う信号である(S12)。表示制御装 30 の有効表示領域の構画期間及び垂直ブランク期間中に液 置50は、CREF信号を供給されるとPH/Rしをロ ー・レベルにしCRTの表示タイミングで回像データを 駆動コントローラ90へ供給する。とのようにして部分 書き替え表示制御が行われる。
- 【① 043】とのような上記様成の本実施例の表示制御 装置50によれば、以下の効果を奏する。
- 【りり4.4】(a) マルチ・インターレース描画を用いて いるので、高額細表示におけるフリッカレス表示を行う ことができる.
- 【0045】(b) また、高速で移動する描画率象に対し 45 ては、画面を部分的にノーインターレースで書き替える 部分書き替えの手法により、高次のインターレースによ る動画の表示のばらけを防ぐことができる。
- 【0046】(c) 従来のCRT表示制御装置が持つ (ビ デオ・メモリ)及び回面リフレッシュ機能をそのまま用 い 部分書き替え機能を追加することによりWS (ホス ト・コンピュータ) 1の画像データ書き込み、VRAM 51のリフレッシュ、CRTビデオ・データ読み出し及 び部分書き替えのビデオ・データ読み出し操作をVRA


液晶表示装置3に供給する画像データはCRTの表示タ イミングに等しくなり、WS1(ホスト・コンピュー タ) から観た本表示制御装置50は 従来のCRT表示 制御禁置と同一となる。従って、液晶表示装置3のため の特別のソフトウェア・ドライバが必要とされず。従来 から用いられているCRT表示制御装置のソフトフ ェ ア・ドライバをそのまま用いることが可能となる。


- 【1) 0.4.7】(d) また、従来のCRT表示制御装置の場 合は、垂直ブランク期間すなわちビーム帰線期間は描画 されないが、垂直ブランク期間も水平ブランク信号に同 **期してVRAM51から画像チータの読み出しを行うよ** うにしているので、液晶表示装置3において円滑な描画 を行うことが可能となる。
- 【① 0 4 8 】なお、本発明は上記窓線側に限定されず、 その要旨を変更しない範囲内で種々に変形実施できる。 [0049]
- 【発明の効果】以上詳述した請求項1記載の発明によれ ば、ホスト・コンピュータがノーインターレースで書き 替えた部分の画像データ及び同期信号に、その書き替え 装置への表示と同期したタイミングで渡晶表示装置に供 給するようにしているので、液晶表示装置の高精細表示 での表示速度が、ノーインターレース描画においてフリ ッカレス表示に十分でない場合であっても、表示装置の 電極等の構成を変えることなく、高精細でフリッカレス 表示を行い得る表示制御装置を提供することができる。 【0050】また、請求項2記載の発明によれば、請求 項1記載の効果に加え、書き替えた部分の表示位置を示 すデータ、画像データ及び同期信号を冷陰極管表示装置 最表示装置に供給し得るので、液晶表示装置において円 滑な猫面を行うことが可能となる。
- 【図面の簡単な説明】
- 【図1】本発明の一実施例の表示制御禁匿の適用例を示 す表示システムの一様成関である。
- 【図2】本発明の一実施例の表示制御装置の概略構成図
- 【図3】本発明の一実施側の表示制御装置の微略構成図 である。
- 【図4】液晶表示装置の構成図である。
 - 【図5】 CRT表示期間中の部分書き替えデータの読み 込みタイミングを示す図である。
 - 【図6】CRT非火表示期間中の部分書き替えデータの 読み込みタイミングを示す図である。
 - 【図?】部分書き替え時の画像データの出力フォーマッ トを示す図である。
 - 【図8】部分書き替えのタイミングを示す図である。
 - 【図9】部分書き替え表示副御部の副御の流れを示すフ ローチャートである。




特闘平5-210085 (9)







特闘平5-210085



Ta /

TROW TAP POINT

RAS CAS アドレス・バス

> ADRMPX TRQE

(11)

